Cellon Peripheral Circuit（以下簡(jiǎn)稱(chēng)Cell on Peri）構(gòu)造由美光（Micron）與英特爾（Intel）陣營(yíng)開(kāi)發(fā)，采用將3D NAND Flash晶胞（Cell）數(shù)組堆棧在外圍電路CMOS邏輯IC上的方式，以縮減采3D NAND Flash解決方案的芯片面積。DIGITIMES Research觀察，三星電子（Samsung Electronics）已提出類(lèi)似此一構(gòu)造的COP（Cell Over Peri）方案，將有利整合組件廠（Integrated Device Manufacturer；IDM）三星、東芝（Toshiba）提升其3D NAND Flash競(jìng)爭(zhēng)力。

　　然而，Cell on Peri構(gòu)造將原先在不同制程制作的3D NAND Flash與邏輯電路結(jié)合于單一制程，雖有其優(yōu)點(diǎn)，但尚存諸多課題，包括相關(guān)產(chǎn)線與設(shè)備需延伸、擴(kuò)大，將導(dǎo)致業(yè)者的資本支出增加，且3D NAND Flash經(jīng)高溫制程后，恐因高溫而破壞下方CMOS電路，將影響良率。

　　由于三星同時(shí)生產(chǎn)3D NAND Flash與邏輯電路，如Cell on Peri構(gòu)造能克服良率與成本等問(wèn)題，可望成為其爭(zhēng)取蘋(píng)果（Apple）應(yīng)用處理器（Application Processor；AP）訂單的優(yōu)勢(shì)，而東芝半導(dǎo)體事業(yè)涵蓋3D NAND Flash與系統(tǒng)LSI，美光與英特爾陣營(yíng)亦可結(jié)合雙方3D NAND Flash與CPU，運(yùn)用Cell on Peri構(gòu)造，有助其提升3D NAND Flash競(jìng)爭(zhēng)力。

　　另外，3D NAND Flash若引進(jìn)Cell on Peri構(gòu)造，由于在形成外圍區(qū)域后，需經(jīng)過(guò)化學(xué)機(jī)械研磨（Chemical Mechanical Polishing；CMP）制程使之平坦化，才能于其上形成3D NAND Flash晶胞數(shù)組，將使得CMP制程的重要性提高。

　　Cell on Peri構(gòu)造有利采3D NAND Flash解決方案縮減芯片面積

　　Cellon Peri系由美光與英特爾陣營(yíng)所開(kāi)發(fā)，其與Peri under Cell是相同概念，意味先形成外圍（Peripheral）區(qū)域后，再堆棧晶胞，也就是運(yùn)用將3D NAND Flash晶胞數(shù)組堆棧在外圍電路CMOS邏輯IC上的方式，縮減采3D NAND Flash解決方案的芯片面積。

　　具體而言，Cell on Peri構(gòu)造將字符線譯碼電路與感測(cè)放大器（Sense Amplifier）電路置于下層，且將3D NAND Flash晶胞數(shù)組置于上層。

　　為此，Cell on Peri構(gòu)造需增加約4層的金屬配線，其中2層金屬配線位在3D NAND Flash晶胞數(shù)組下方，用來(lái)鏈接上方3D NAND Flash晶胞數(shù)組及下方CMOS電路。

　　至于另2層金屬配線，則在3D NAND Flash晶胞數(shù)組上方，分別為位線與電源總線（Bus）。

　　美光與英特爾陣營(yíng)于3D NAND Flash所開(kāi)發(fā)的Cell on Peri構(gòu)造

　　數(shù)據(jù)源：美光、英特爾、南韓NH投資證券

　　換個(gè)方式比喻，Cell on Peri構(gòu)造如同將商店街設(shè)于住宅下方的住商混合大樓，有利于節(jié)省土地面積，反觀既有構(gòu)造則如同住宅與商業(yè)用途各自分開(kāi)的兩棟大樓，需較大土地面積。

　　Cell on Peri構(gòu)造有利采3D NAND Flash解決方案縮減芯片面積示意圖

　　數(shù)據(jù)源：南韓NH投資證券

　　由于外圍區(qū)域占整體3D NAND Flash約30%面積，將3D NAND Flash晶胞數(shù)組堆棧在外圍電路之上，有助于采用3D NAND Flash解決方案縮減芯片面積。

　　Cell on Peri有助IDM提升競(jìng)爭(zhēng)力　然存在良率與成本等問(wèn)題

　　Cellon Peri雖由美光與英特爾陣營(yíng)開(kāi)發(fā)，然三星已提出類(lèi)似此一構(gòu)造的COP（Cell Over Peri）方案，2015年12月三星于國(guó)際電子組件會(huì)議（International Electron Devices Meeting；IEDM）的技術(shù)解說(shuō)講座上，提出將3D內(nèi)存數(shù)組堆棧于外圍電路上的COP方案。

　　三星運(yùn)用COP，將3DNAND Flash晶胞數(shù)組堆棧在外圍與核心電路上，可達(dá)成采V-NAND解決方案的最小芯片尺寸，然COP在制程步驟與成本方面，尚存在課題待克服。

　　三星提出將3D內(nèi)存數(shù)組堆棧于外圍電路上的Cell Over Peri方案

　　數(shù)據(jù)源：三星電子

　　IDM三星因同時(shí)生產(chǎn)3D NAND Flash與邏輯電路，Cell on Peri構(gòu)造可望應(yīng)用于三星自有品牌行動(dòng)裝置用AP，并成為其爭(zhēng)取系統(tǒng)廠蘋(píng)果AP訂單的優(yōu)勢(shì)。

　　除三星外，美光與英特爾陣營(yíng)亦可運(yùn)用Cell on Peri構(gòu)造，結(jié)合雙方3D NAND Flash與CPU，而東芝則可將3D NAND Flash堆棧于其系統(tǒng)LSI上，以提升3D NAND Flash的競(jìng)爭(zhēng)力。

　　然而，Cell on Peri構(gòu)造將原先在不同制程制作的3D NAND Flash與邏輯電路結(jié)合于單一制程，雖有助縮減芯片面積，但存在3項(xiàng)課題，首先，其相關(guān)產(chǎn)線與設(shè)備皆需延伸、擴(kuò)大，將導(dǎo)致業(yè)者的資本支出增加。

　　其次，3D NAND Flash在經(jīng)過(guò)高溫制程之后，堆棧于邏輯電路上，恐因高溫而破壞下方CMOS電路，此將影響良率。

　　另外，原先3D NAND Flash與邏輯電路分開(kāi)制作，約需30天，然采用Cell on Peri構(gòu)造結(jié)合于單一制程，制作時(shí)間可能增加至45~60天。

　　Cell onPeri構(gòu)造將使CMP制程重要性提高　相關(guān)設(shè)備由美日商居領(lǐng)導(dǎo)地位

　　3DNAND Flash透過(guò)Cellon Peri構(gòu)造與邏輯電路整合于單一制程，需有足夠的CMP對(duì)應(yīng)，主因在形成外圍區(qū)域后，需經(jīng)過(guò)CMP制程使之平坦化，才能于其上形成3D NAND Flash晶胞數(shù)組。

　　CMP制程系在旋轉(zhuǎn)臺(tái)（Platen）上裝設(shè)拋光墊（Pad），將已經(jīng)過(guò)化學(xué)氣相沉積（Chemical Vapor Deposition；CVD）制程的晶圓吸附在吸頭（Head）上，再施加壓力，使晶圓旋轉(zhuǎn)，配合研磨液（Slurry）進(jìn)行化學(xué)或機(jī)械研磨，使晶圓平坦化。

　　3D NAND Flash引進(jìn)Cell on Peri構(gòu)造所需化學(xué)機(jī)械研磨制程示意圖

　　數(shù)據(jù)源：南韓NH投資證券

　　CMP主要可分成3種方式，其依據(jù)CVD制程所生成的晶圓薄膜特性，透過(guò)不同的研磨液，進(jìn)行金屬膜、氧化膜、多晶硅膜等不同方式的CMP，使晶圓平坦化。

　　金屬膜CMP制程可分成鎢CMP與銅CMP，其中，銅CMP存在環(huán)境污染問(wèn)題，而與氧化膜CMP相較，金屬膜CMP所產(chǎn)生的研磨粒子（Particle）較多，然較少刮傷（Scratch）問(wèn)題。

　　金屬膜化學(xué)機(jī)械研磨制程可分成兩種方式

　　數(shù)據(jù)源：南韓NH投資證券

　　另一方面，氧化膜CMP制程可大致區(qū)分成淺溝渠隔離（Shallow Trench Isolation；STI）CMP，及層間介電層（Inter-Level Dielectric；ILD）／金屬內(nèi)介電層（Inter-Metal Dielectric；IMD）CMP。

　　觀察氧化膜CMP主要架構(gòu)，以90奈米以下內(nèi)存組件為例，其第一與第二步驟使用氣相（Fume）二氧化硅研磨液，控制研磨量在300nm，第三步驟則采氧化鈰研磨液，研磨量在250nm左右。

　　與金屬膜CMP相較，氧化膜CMP因氧化膜較脆弱，相對(duì)容易產(chǎn)生刮傷與缺陷（Defect），故需使用可有效減少刮傷與缺陷等問(wèn)題的研磨液。

　　氧化膜化學(xué)機(jī)械研磨制程的主要架構(gòu)

　　數(shù)據(jù)源：南韓NH投資證券

　　觀察2015年全球CMP設(shè)備市場(chǎng)金額占有率，美商應(yīng)用材料（Applied Materials）以60~70%市占率居冠，日商荏原制作所（Ebara）則以20~30%居次，而含韓廠KC Tech在內(nèi)的其他業(yè)者合計(jì)占有率僅10%左右。

　　2015年全球化學(xué)機(jī)械研磨設(shè)備市場(chǎng)金額占有率

　　數(shù)據(jù)源：南韓電子新聞

　　整體觀察，3D NAND Flash引進(jìn)Cellon Peri構(gòu)造將使得CMP制程的重要性提高，而全球CMP設(shè)備主要掌握在美國(guó)與日本業(yè)者手中，在2016年美元與日?qǐng)A匯率相對(duì)韓元強(qiáng)勢(shì)的情況下，三星于取得CMP設(shè)備將面臨較高的成本壓力。

　　結(jié)語(yǔ)

　　至2016年上半為止，全球3D NAND Flash主要由三星供應(yīng)，然2016年下半隨東芝、美光等內(nèi)存業(yè)者陸續(xù)量產(chǎn)3D NAND Flash，全球3D NAND Flash供貨商上看4家，然因三星已及早規(guī)劃增產(chǎn)3D NAND Flash及朝64層堆棧架構(gòu)邁進(jìn)，短期內(nèi)三星仍將具產(chǎn)能與技術(shù)優(yōu)勢(shì)。

　　在供應(yīng)家數(shù)增加的情況下，提升3D NAND Flash競(jìng)爭(zhēng)力將漸受重視，美光與英特爾陣營(yíng)所開(kāi)發(fā)Cell on Peri構(gòu)造可縮減采3D NAND Flash解決方案的芯片面積，由于三星已提出類(lèi)似的構(gòu)造，且東芝亦可引進(jìn)使3D NAND Flash與其系統(tǒng)LSI結(jié)合，Cell on Peri構(gòu)造有機(jī)會(huì)成為相關(guān)業(yè)者提升3D NAND Flash競(jìng)爭(zhēng)力的技術(shù)之一。

　　然而，Cell on Peri構(gòu)造于良率與生產(chǎn)成本方面，仍存在課題有待克服，往后是否能順利解決，并獲三星、美光等業(yè)者擴(kuò)大采用，值得持續(xù)關(guān)注。